FPGA在壓力表自動校驗系統(tǒng)設(shè)計中的應(yīng)用
對于壓力表自動校驗系統(tǒng)來說,產(chǎn)生高精度的、穩(wěn)定的定點(diǎn)壓力是整個檢定系統(tǒng)的關(guān)鍵,這就對標(biāo)準(zhǔn) 壓力的控制方法和硬件電路實現(xiàn)提出了特殊要求。本文將EDA技術(shù)與控制理論相結(jié)合，以FPGA為硬件核心，提 出了一種基于模糊自整定PID算法的壓力表自動校驗系統(tǒng)。該方案充分發(fā)揮了 EDA技術(shù)的優(yōu)勢，由硬件描述語 言實現(xiàn)的硬件電路解決了快速、并行運(yùn)算的問題，從而實現(xiàn)高速的PID控制。
0.引言
壓力測量儀表是工業(yè)生產(chǎn)過程中不可缺少的 測量設(shè)備，大量應(yīng)用于各種生產(chǎn)中。為了保證壓力 測量儀表的準(zhǔn)確、可靠,必須對壓力測量儀表進(jìn)行 定期檢定。針對油田壓力儀表現(xiàn)場校驗的特殊需 要,提出開發(fā)一種內(nèi)嵌壓力源、能全自動完成校驗 過程的一體化壓力表自動校驗系統(tǒng)。對于壓力表 自動校驗系統(tǒng)來說,產(chǎn)生高精度的、穩(wěn)定的定點(diǎn)壓 力是整個壓力表自動檢定系統(tǒng)的關(guān)鍵。本文將 EDA技術(shù)與控制理論相結(jié)合，以FPGA為硬件核 心,提出了一種基于模糊自整定PID ( Proportional Integral Derivation)算法的壓力表自動校驗系統(tǒng)。
1.方案設(shè)計與論證
本系統(tǒng)采用基于Altera公司的Cyclone II系列 的EP2C35 FPGA芯片作為校驗系統(tǒng)的控制核心，負(fù) 責(zé)與外設(shè)的接口控制和自身的邏輯運(yùn)算。因為標(biāo) 準(zhǔn)壓力表輸出的4 ~20mA是模擬信號，不能直接輸 人FPGA，通過AD轉(zhuǎn)換模塊，將模擬信號轉(zhuǎn)換成數(shù) 字信號,FPGA讀人壓力信號和通過鍵盤輸入的控 制命令,通過內(nèi)部的基于模糊自整定PID算法，輸出一定的脈沖給步進(jìn)電機(jī)控制器，驅(qū)動電機(jī)工作產(chǎn) 生需要的定點(diǎn)壓力，并經(jīng)過液晶模塊實時顯示相應(yīng) 的壓力數(shù)值。下面在系統(tǒng)總體組成框圖的基礎(chǔ)上 簡要介紹幾個主要部分的方案設(shè)計。系統(tǒng)總體組 成框圖如圖1所示。
1.1FPGA 選擇
經(jīng)過十幾年的發(fā)展，許多公司都開發(fā)出了多種 可編程邏輯器件。Altera公司是最大的可編程邏輯 器件供應(yīng)商之一,本設(shè)計采用Altera公司的Cyclone II系列的EP2C35作為FPGA芯片。該芯片容量為 33216個邏輯單元，門電路高達(dá)70萬門，擁有484K 片內(nèi)RAM，具有上百個I/O 口；除此之外，還提供了 鎖相環(huán)及運(yùn)行頻率能高達(dá)250MHz的內(nèi)嵌乘法器。
1.2標(biāo)準(zhǔn)壓力表的選擇
選擇標(biāo)準(zhǔn)壓力表應(yīng)考慮以下幾個因素：首先是 壓力表的精度，標(biāo)準(zhǔn)壓力表的精度應(yīng)盡可能的高， 至少應(yīng)比被測儀表高兩個數(shù)量級。其次是標(biāo)準(zhǔn)壓 力表的可靠性要高，要經(jīng)久耐用。基于以上原則， 我們選擇某有限公司的 C0NST211系列的數(shù)字壓力表,測量精度為0_ 02% FS~0.2%FS。完全滿足精密壓力測量和一般壓力 表、精密壓力表等壓力儀表的校驗工作。
2.理論分析與計算
產(chǎn)生高精度的、穩(wěn)定的定點(diǎn)壓力是整個壓力表 自動檢定系統(tǒng)的關(guān)鍵，標(biāo)準(zhǔn)壓力控制的難點(diǎn)在于如 何兼顧壓力產(chǎn)生的精度及速度。目前，PID控制一 直是比較常用的控制方法,優(yōu)點(diǎn)在于其穩(wěn)定性比較 好，結(jié)構(gòu)相對簡單。但另一方面，對于具有時變或 者滯后等特點(diǎn)的復(fù)雜系統(tǒng)，PID控制器就難以發(fā)揮 其特長。模糊控制理論的出現(xiàn),解決了 PID在這方 面的弱點(diǎn)。自從模糊控制理論提出以后，其發(fā)展非 常迅速，但控制規(guī)則也隨之變得復(fù)雜，使得系統(tǒng)的 軟硬件也相對變得復(fù)雜，因此對速度的要求也隨之 變高 了。在 EDA ( Electronic Design Automation )技 術(shù)不斷發(fā)展的基礎(chǔ)上，現(xiàn)場可編程門陣列FPGA (Filed Programmable Gate Array)技術(shù)也日趨發(fā)展成 熟。設(shè)計的靈活性、集成度和可靠性得到了空前提 高。因此利用FPGA技術(shù)實現(xiàn)PID控制器及模糊 PID控制器具有現(xiàn)實的意義。
2.1模糊PID控制器簡介
模糊PID控制是以模糊集合論,模糊語言變量 和模糊邏輯推理為基礎(chǔ)的一種數(shù)字控制，它以誤差 e和誤差變化ec作為輸入,利用模糊控制規(guī)則在線 對PID參數(shù)進(jìn)行修改，以滿足不同誤差e和誤差變 化e。對控制參數(shù)的不同要求，使被控對象有良好的 動、靜態(tài)性能。模糊PID控制系統(tǒng)結(jié)構(gòu)框圖如圖2 所示。
FPGA中實現(xiàn)模糊控制可用2種方法:一種是 直接用硬件實現(xiàn)模糊算法，但設(shè)計復(fù)雜,硬件消耗 大；另一種是采用MATLAB離線設(shè)計，得出模糊控 制表,然后通過快速查表法實現(xiàn)模糊控制。這里采 用后者。
2.2模糊控制PID快速査表法簡介
快速查表法的基本思想是通過離線計算取得 kp,k^kd的模糊控制表，
并將這些模糊控制表存放 在內(nèi)存中。當(dāng)模糊PID控 制器工作時，只需根據(jù)當(dāng)
目!J時刻的誤差和誤差變化圖3快速査表法結(jié)構(gòu)圖 來找出當(dāng)前時刻的kp、kt、
K的值,快速查表法結(jié)構(gòu)圖如圖3所示。
快速査表法設(shè)計的關(guān)鍵在于\人、h的模糊控 制表，求取模糊控制表的流程如圖4所示。
快速査表法設(shè)計模糊PID控制器的具體步驟如
下：
1) 確定模糊PID控制器的變量 本設(shè)計是一個兩輸入三輸出的系統(tǒng)，選取壓力 設(shè)定值和測量值的誤差e和誤差變化ec作為輸入, PID控制參數(shù)kp太、kd
2）作為輸出確定論域和量化等級
取誤差e和誤差變化~的論域為[-6,6]，\、 的論域也為[-6,6]。所有語言變量的量化 等級都為 13 級，即{ -6, -5，-4，-3，-2，-1,0, 1,2，3,4,5,6}。
3）確定模糊子集和隸屬度函數(shù)
取輸人語言變量的模糊子集為負(fù)大、負(fù)中、負(fù) 小、零、正小、正中、正大，分別用NB,NM，NS，ZO， PS,PM,PB表示;輸出語言變量的模糊子集也為負(fù) 大、負(fù)中、負(fù)小、零、正小、正中、正大，分別用NB， NM,NS，ZO，PS，PM,PB表示，隸屬度函數(shù)如表1 所示。
4)確定A、kd模糊控制規(guī)則 模糊控制規(guī)則實質(zhì)上是將技術(shù)人員的控制經(jīng) 驗加以總結(jié)而得出一條條模糊條件語句的集合。 確定模糊控制規(guī)則的原則是必須保證控制器的輸 出能夠使系統(tǒng)的動靜態(tài)特性達(dá)到最佳。所以模糊 控制規(guī)則是決定控制器性能的關(guān)鍵因素，一般根據(jù) 設(shè)計者現(xiàn)場經(jīng)驗和專家的經(jīng)驗來設(shè)計。Hk,的 模糊控制規(guī)則表如表2、表3、表4所示。
5)求取\人.、匕模糊控制表 模糊推理方法有Zadeh推理法、Mamdani推理 法和Baldwin推理法等，本設(shè)計采用Mamdani推理 法的Max - Min模糊合成算法進(jìn)行推理。以kp為 例:設(shè)系統(tǒng)誤差e的量化值為“誤差變化\的量化 值為-2,則由表1可知相應(yīng)的隸屬度值。
對于誤差e: Uzo(l) =0.5 t/ps(D =0.5
對于誤差變化et: UNS( -2) =1 根據(jù)此輸人狀態(tài)，由\的模糊控制規(guī)則表可 知,只有以下兩條規(guī)則有效：
第一條：如果誤差e是Z0且誤差變化ec是 NS,則控制量/cp*PS。
第二條：如果誤差e是PS,且誤差變化~是 NS，則控制量為三0。
由極大極小推理法可得kp輸出模糊集為： [/PS(1, -2) =min(0.5，l) =0.5 f/zo(l, -2) =min(0.5,l) =0.5 最后將每一條模糊控制規(guī)則得到的模糊子集 進(jìn)行“并”運(yùn)算，再由重心法計算出kp的精確量。
^ = (1x0. 5+2x0. 5+3x0. 5-1x0. 5+0 x0. 5 + 1 x0. 5)/ (0. 5 +0. 5 +0. 5 +0. 5 + 0. 5 +0.5) =1 同樣，對輸入論域中的所有組合計算出相應(yīng)的 kp的精確量，便可構(gòu)成\的模糊控制表，如表5所 示。同理，可以計算出h和kd的模糊控制表。
3.系統(tǒng)測試
硬件系統(tǒng)測試:焊接硬件電路后，分模塊進(jìn)行 測試，每個模塊焊接完成后,采用自制電源給硬件 電路供電。
軟件系統(tǒng)測試:采用自下而上調(diào)試的方法,先 對每個編程模塊進(jìn)行測試，最后組合每個模塊的功 能進(jìn)行軟件部分整體測試。
整體功能測試:精密壓力表實時數(shù)據(jù)通過AD 模塊采集進(jìn)入FPGA,通過按鍵實現(xiàn)設(shè)定壓力的輸 人，啟動步進(jìn)電機(jī)實現(xiàn)打壓操作,觀察打壓的過程 是否平穩(wěn)快速,壓力是否有超調(diào)。
4.測試結(jié)果
通過對若干組不同量程、不同廠家的壓力表的 測試，當(dāng)采用傳統(tǒng)PID控制方法時，為了避免超調(diào)， \值一般選擇較小，這樣打壓過程時間不免延長，同 時控制精度也很難有保證。當(dāng)采用模糊PID控制 時，控制系統(tǒng)兼顧了壓力產(chǎn)生的精度及速度，檢定 裝置在升壓或降壓時，沒有沖擊和回程現(xiàn)象，例如 壓力產(chǎn)生系統(tǒng)在產(chǎn)生20MPa壓力時,系統(tǒng)能夠?qū)崿F(xiàn) 在30s內(nèi)壓力值單向遞增或遞減地靠近該點(diǎn)，系統(tǒng) 超調(diào)量減少，控制精度有較大提高，同時操作時間 大大縮短。
5.結(jié)論
本文設(shè)計并實現(xiàn)了一種基于FPGA的壓力表自 動校驗系統(tǒng),設(shè)計結(jié)合了通用處理器軟件設(shè)計的靈 活性和專用芯片上的運(yùn)算速度的快速性兩個優(yōu)點(diǎn)， 在FPGA上實現(xiàn)了一種較優(yōu)的PID硬件運(yùn)算結(jié)構(gòu)。 本設(shè)計達(dá)到壓力表檢定及不確定度規(guī)范要求，作為 檢定儀器,其具有較高的精度等級，同時操作簡單， 性能穩(wěn)定，重復(fù)測量能力較強(qiáng)，一定程度的減小了 勞動強(qiáng)度，且勞動效率也大大提高，實驗結(jié)果表明 該測量系統(tǒng)具有價格低廉、效率高、適應(yīng)性強(qiáng)、可靠 性好等優(yōu)點(diǎn),故有良好的推廣和使用價值。
